

Projekt układu sumy liczby 2-bitowej z 3-bitową na bramkach NOR

1 Schematy logiczne, tabelaryczne i wykresowe

1.1 Schemat logiczny układu

Schemat logiczny sumatora 2-bitowego z 3-bitową sumą przedstawia strukturę realizowaną wyłącznie na bramkach NOR. Wejścia układu to A_1, A_0, B_1, B_0 , a wyjścia to S_2, S_1, S_0 .

Schemat działania układu można opisać w następujący sposób:

1. poziom pierwszy: bramki NOR realizujące funkcję sumy bitów najmłodszych oraz przeniesienia P_0 ,
2. poziom drugi: bramki NOR realizujące funkcję sumy bitów starszych oraz przeniesienia P_1 ,
3. wyjście najstarsze: $S_2 = P_1$.

W schemacie logicznym wszystkie bramki są typu NOR, a sygnały są przetwarzane w celu uzyskania wyniku 3-bitowego. Schemat przedstawia zależności między wejściami a wyjściami w postaci uproszczonej, co ułatwia zrozumienie działania układu.

Warto zwrócić uwagę na to, że w schemacie logicznym wejścia układu oraz wyjścia są połączone z bramkami NOR. Rysunek ?? przedstawia układ w formie hierarchicznej: wejścia A_1, A_0, B_1, B_0 są przetwarzane na poziomie młodszym, a następnie na poziomie starszym, a wynik końcowy jest sumą 3-bitową.

1.2 Tablica prawdy

Ponieważ układ posiada cztery wejścia binarne, liczba możliwych kombinacji wynosi:

$$2^4 = 16 \quad (1)$$

Pełna tablica prawdy przedstawia się następująco:

Wartość wyjścia S_2 występuje wyłącznie dla kombinacji, w których suma liczb wejściowych jest większa lub równa 4. W pozostałych przypadkach przyjmuje wartość 0.

Funkcję w postaci sumy iloczynów mintermów można więc zapisać jako:

$$S_2 = \sum m(7, 11, 13, 14, 15) \quad (2)$$

Tabela 1: Tablica prawdy sumatora 2-bitowego z 3-bitową sumą

A_1	A_0	B_1	B_0	S_2	S_1	S_0
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	1	0

1.3 Schemath blokowy układu

Schemat blokowy układu przedstawia zależność między wejściami a wyjściami w formie uproszczonej. Na schemacie wydzielono dwa poziomy sumacyjne oraz wyjście przeniesienia.


Na schemacie blokowym przedstawiono układ w formie uproszczonej, z wydzieleniem dwóch poziomów sumacyjnych oraz wyjścia przeniesienia. Rysunek ?? przedstawia układ w formie hierarchicznej: wejścia A_1, A_0, B_1, B_0 są przetwarzane na poziomie młodszym, a następnie na poziomie starszym, a wynik końcowy jest sumą 3-bitową.

1.4 Wykres czasowy i opis działania


Wykres czasowy prezentuje zmianę stanów wyjściowych w funkcji stanów wejściowych. W szczególności warto zwrócić uwagę na momenty, w których następuje zmiana stanu przeniesienia S_2 .

Z wykresu czasowego wynika, że dla kombinacji wejściowych, w których suma liczb wejściowych jest większa lub równa 4, następuje zmiana stanu S_2 na 1. W pozostałych przypadkach S_2 przyjmuje wartość 0.

Następnie, w kolejnym punkcie pracy omówione zostaną szczegóły symulacji i weryfikacji działania układu. Dalsza część pracy odnosi się bezpośrednio do przedstawionej tu struktury układu.




(a) Schemat blokowy układu
poziom starszy: $S_1, S_2 = P_1$




poziom młodszy: S_0, P_0

(b) Schemat logiczny układu zrealizowany wyłącznie na bramkach NOR

Rysunek 1: Prezentacja układu sumatora 2-bitowego z 3-bitową sumą



Rysunek 2: Schemat blokowy układu



stany A_1A_0 (górny rząd) i B_1B_0 (dolny rząd) zgodne z tablicą prawdy

Rysunek 3: Przebiegi czasowe sygnałów wejściowych A_1, A_0, B_1, B_0 oraz wyjścia S_2 dla wszystkich 16 kombinacji wejściowych